|  |  |
| --- | --- |
| **Nombre Corto** | Arquitectura del Computador |
| **Nombre Largo** | Arquitectura y Organización del Computador |
| **Descripción** | En este este curso se presenta información detallada sobre el funcionamiento del hardware, así como la interfaz que éste provee a las capas de software superiores. El conocimiento del hardware servirá para el desarrollo de sistemas y aplicaciones que aprovechen al máximo los recursos computacionales. Para lograr los objetivos planteados se usan diversas estrategias pedagógicas tales como clases interactivas magistrales, ejercicios individuales y en grupo, así como técnicas de aprendizaje activo. Los conceptos de la teoría se refuerzan con talleres en lenguaje ensamblador. |
| **Créditos** | 2 |
| **Condiciones** | Introducción a la Programación. |

Objetivos de Formación

|  |
| --- |
| * Presentar los conceptos fundamentales de los sistemas lógicos y digitales. * Brindar herramientas teóricas y experiencias prácticas relacionadas con la representación de datos en el computador. * Exponer al estudiante, mediante textos y clases magistrales interactivas, la organización del computador, y el funcionamiento e interacciones de los distintos componentes. * Presentar mejoras de los procesadores actuales para proveer mayor rendimiento. |

Contenidos Temáticos

|  |
| --- |
| 1. Sistemas Lógicos y Digitales 2. Representación de los datos a nivel de máquina 3. Organización del computador 4. Organización y arquitectura del subsistema de memoria 5. Interacción con los Dispositivos de I/O 6. Mejoras para obtener mayor rendimiento |

Competencias Transversales

|  |
| --- |
| 2.1 RAZONAMIENTO ANÁLITICO Y SOLUCIÓN DE PROBLEMAS  Identificar datos, evidencias, sesgos, suposiciones u otro tipo de información que permitan caracterizar un problema (1)  Conocer diferentes modelos o estrategias para representar un problema (modelos conceptuales, cualitativos, cuantitativos, etc.) (1)  Formular el problema aplicando diferentes modelos o estrategias. (2)  4.4 DISEÑO  Conocer los procedimientos necesarios para hacer diseño disciplinar y multidisciplinar (1) |

Resultados de Aprendizaje Esperados (RAE)

|  |
| --- |
| * Interpretar las características de un problema perteneciente al contexto tecnológico actual para determinar el procesador a utilizar en el desarrollo de la solución. (CDIO 2.1) (Disciplinar 3, 4, 5) * Conocer diferentes modelos o estrategias para representar el comportamiento, arquitectura y funcionamiento de un procesador. (CDIO 2.1) (Todas las disciplinares) * Formular la solución a un problema procesado utilizando arquitecturas modernas de procesadores hacia el multinúcleo reconociendo el paralelismo inherente en la integración software/hardware (CDIO 2.1) (Disciplinar 4, 5, 6) * Explicar la integración software/hardware de la solución procesada en los diferentes lenguajes de programación para todos los niveles de abstracción del sistema (CDIO 4.4) (Disc 1, 2, 3) * Explicar la integración software/hardware en soluciones procesadas que utilizan multihilos y multiprocesamiento (CDIO 4.4) (Disc 4, 5, 6) |

Estrategias Pedagógicas

|  |
| --- |
| Durante el curso se utilizarán 4 estrategias. La primera de ellas será el aprendizaje basado en problemas, donde se expone a los estudiantes a problemas desafiantes buscando el desarrollo de trabajo colaborativo para encontrar la solución. La segunda será el aprendizaje por proyectos, donde se propone la elaboración un producto que responda a una necesidad o problema. La tercera será el aprendizaje colaborativo, en el cual, a través de grupos de trabajo se logrará un intercambio de conocimientos e instrucción por pares para reforzar el aprendizaje significativo. Y por último, la clase magistral interactiva para la explicación de conceptos y técnicas de análisis de los procesadores. |

Evaluación

|  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| Las estrategias de evaluación están centradas en la valoración de los resultados de aprendizaje esperado de la asignatura. las cuales pueden ser formativas que suscitan la comprensión y construcción de conocimiento, y sumativas que incluyen porcentajes de evaluación.  Estas últimas son:   |  |  | | --- | --- | | **COMPONENTE** | **PORCENTAJE** | | Parcial 1 | 20% | | Parcial 2 | 20% | | Examen Final | 20% | | Proyectodesemestre | 25% | | Talleres | 15% | |

Recursos Bibliográficos

|  |
| --- |
| * [Computer Architecture: A Quantitative Approach (The Morgan Kaufmann Series in Computer Architecture and Design)](https://www.amazon.com/Computer-Architecture-Quantitative-Approach-Kaufmann/dp/0128119055/ref=sr_1_1?keywords=computer+architecture&qid=1567127202&s=books&sr=1-1) by [John L. Hennessy](https://www.amazon.com/John-L-Hennessy/e/B07HGVSXYN?ref=sr_ntt_srch_lnk_1&qid=1567127202&sr=1-1)and David A. Patterson | Dec 7, 2017 * [Assembly Programming and Computer Architecture for Software Engineers](https://www.amazon.com/Assembly-Programming-Computer-Architecture-Engineers/dp/1943153329/ref=sr_1_2?keywords=computer+architecture&qid=1567127202&s=books&sr=1-2) by Brian R. Hall and Kevin J. Slonka | Apr 1, 2017 * [Essentials of Computer Organization and Architecture](https://www.amazon.com/Essentials-Computer-Organization-Architecture-Linda/dp/1284123030/ref=sr_1_7?keywords=computer+architecture&qid=1567127202&s=books&sr=1-7) by [Linda Null](https://www.amazon.com/Linda-Null/e/B001H6O8LI?ref=sr_ntt_srch_lnk_7&qid=1567127202&sr=1-7) | Mar 20, 2018 * PATTERSON, David A., HENNESSY, John L. Computer Organization and Design : The Hardware/Software Interface. Morgan Kaufmann, 1997. * STALLINGS, William, Organización y Arquitectura de Computadores. Prentice Hall, 1997. * PARHAMI, Behrooz, Arquitectura de Computadoras. Mc GrawHill Interamericana. 2007. * VRANESIC, Zvonko.,HAMACHER, Carl. Organización de Computadores. Mc GrawHill Interamericana. 2003. * WAKERLY, John F. Digital Design: Principles and Practices. Prentice Hall, 1994. * PATTERSON, David A., HENNESSY, John L. Computer Architecture: A Quantitative Approach. Morgan Kaufmann, 1996. |

Tabla de Contenidos

|  |
| --- |
| * Sistemas Lógicos y Digitales   + Historia de las arquitecturas de computo (Clase 1)   + Combinacional vs. Secuencial: FPGA (Fiel programmable gate arrays) como bloque fundamental de construcción combinacional y lógico secuencial   + Jerarquía de computadoresClase 3 y 4   + Limitaciones físicas (retardos de compuerta, fan-in, fan-out), consumo de energía). * Representación de los datos a nivel de máquina Clase (2)   + Bits, bytes y palabras digitales   + Bases numéricas y representación de datos numéricos.   + Sistemas de punto fijo y punto flotante.   + Representaciones con signo y representación complemento a dos.   + Representación de datos no numéricos (códigos de caracteres, datos gráficos).   + Representación de arreglos y archivos. * Organización del computador   + Arquitecturas Harvard y Neumann   + Unidad de control (Búsqueda, decodificación y ejecución de instrucciones).   + Conjuntos y tipos de instrucciones (procesamiento de datos, control, E/S).   + Programación en lenguaje de maquina y ensamble   + Formato de instrucciones   + Modos de direccionamiento   + Llamado a subrutinas y mecanismos de retornos (cross-reference PL/Language Translation and Execution). (clase 5) * Organización y arquitectura del subsistema de memoria * Unidad de memoria (Ubicación, Capacidad, Transferencia, Métodos de Acceso y Desempeño). * Jerarquía de Memoria: importancia de la localidad especial y temporal * Memoria Caché (Mapeo de direcciones, tamaño de bloque) clase 6. * Introducción a SIMD vs MIMD y la taxonomía de Flynn. * Interacción con los Dispositivos de E/S   + Fundamentos de dispositivos E/S: (handshaking, E/S programada o polling, E/S por interrupciones y DMA) (Clase 7).   + Almacenamiento externo, organización física y unidades.   + Buses: tipos de buses, protocolos, y modos de arbitramento * Mejoras para obtener mayor rendimiento   + Organización de multiprocesadores/multinúcleo de memoria compartida.   + Arquitecturas modernas (Sistemas segmentados. Procesadores vectoriales, escalares, DSP, GPU)   + Soporte de hardware para multihilo |